#### MATRIX TYPE IMAGE DISPLAY DEVICE

Patent number:

JP10090650

**Publication date:** 

1998-04-10

Inventor:

KUBOTA YASUSHI; SHIRAKI ICHIRO; SAKAI TAMOTSU

Applicant:

SHARP CORP

Classification:

- international:

G02F1/133; G09G3/20; G09G3/36

- european:

Application number:

JP19970181546 19970707

Priority number(s):

# Abstract of JP10090650


PROBLEM TO BE SOLVED: To reduce a cost and power consumption in a matrix type image display device selectively imparting the image data to matrix arranged pixels by scan signal lines GLj (j=1, 2,..., n) and data signal lines and making hold them by making possible absorbing a difference between an input signal level from an external circuit such as a control circuit and an image signal processing circuit, etc., and a real each pixel drive signal level and eliminating additional constitution such as an interface circuit, etc.

SOLUTION: Sampling pulses of 0V/5V outputted from a logic circuit LOGj are respectively shifted to 10V in a high potential side, and -8V in a low potential side by serially connected two-staged level shifters LSIj, LS2j. In such a manner, the interface circuit, etc., between the external circuit and a scan signal line drive circuit GD is eliminated, and the cost and power consumption are reduced.

Also published as:



US6157361 (A JP10090650 (/



Data supplied from the esp@cenet database - Patent Abstracts of Japan

THIS PAGE BLANK (USPIO)

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平10-90650

(43)公開日 平成10年(1998)4月10日

(51) Int.Cl.8		識別記号	FΙ		
G02F	1/133	550	G 0 2	F 1/133	550
G 0 9 G	3/20		G 0 9	G 3/20	R
	3/36			3/36	

#### 審査請求 未請求 請求項の数12 OL (全 19 頁)


(21)出願番号	特顧平9-181546	(71)出願人	000005049	
			シャープ株式会社	
(22)出願日	平成9年(1997)7月7日		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	久保田 靖	
(31)優先権主張番号	特願平8-192566	,	大阪府大阪市阿倍野区長池町22番22号	シ
(32)優先日	平 8 (1996) 7 月22日		ャープ株式会社内	
(33)優先権主張国	日本 (JP)	(72)発明者	白木 一郎	
		•	大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(72)発明者	酒并 保	
	*		大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
	·	(74)代理人	弁理士 原 謙三	

# (54) 【発明の名称】 マトリクス型画像表示装置

# (57)【要約】

【課題】 マトリクス配列された画素に、走査信号線GL, (j=1,2,…,n)とデータ信号線とによって選択的に画像データを与えて保持させるようにしたマトリクス型画像表示装置において、制御回路や画像信号処理回路などの外部回路からの入力信号レベルと、実際の各画素の駆動信号レベルとの差を吸収可能とし、インタフェイス回路などの追加構成を不要として、低コスト化および低消費電力化を図る。

【解決手段】 論理回路LOG,から出力される0V/5Vのサンプリングバルスを、直列接続された2段のレベルシフタLS1, LS2,によって、高電位側を10Vに、低電位側を-8Vにそれぞれシフトする。こうして、上記外部回路と該走査信号線駆動回路GDとの間にインタフェイス回路等を不要とし、低コスト化および低消費電力化を図ることができる。



【特許請求の範囲】

【請求項1】画像を表示するための画素がマトリクス状 に配列された基板と、上記各画素に選択的に画像データ を供給するための走査信号線駆動回路およびデータ信号 線駆動回路とを含んで構成されるマトリクス型画像表示 装置において、

1

上記走査信号線駆動回路またはデータ信号線駆動回路の 少くともいずれか一方は、走査信号線またはデータ信号 線への出力段に、相互に直列に接続された2段のレベル シフト回路を備えることを特徴とするマトリクス型画像 10 表示装置。

【請求項2】上記走査信号線駆動回路とデータ信号線駆 動回路との駆動信号レベルは相互に異なり、かつ上記走 査信号線駆動回路とデータ信号線駆動回路との入力信号 レベルは相互に等しいことを特徴とする請求項1に記載 のマトリクス型画像表示装置。

【請求項3】上記走査信号線駆動回路は、上記2段のレ ベルシフト回路を備えて上記走査信号線駆動回路の高電 位側および低電位側の両方の電圧レベルをシフトし、

上記データ信号線駆動回路は、上記データ信号線駆動回 20 路の高電位側または低電位側のいずれか一方の電圧レベ ルをシフトするレベルシフト回路を有することを特徴と する請求項1または2に記載のマトリクス型画像表示装 置。

【請求項4】上記画素は、スイッチング素子と、液晶容 量および補助容量からなる画素容量とを含んで構成さ れ、走査信号によって該画素が選択されると、上記スイ ッチング素子は画像データを取り込んで液晶容量および 補助容量の一方の電極に与え、これによって、上記液晶 容量の一方の電極と他方の電極である対向電極との間に 30 介在される表示媒体に電圧が印加されて該表示媒体が駆 動されて画像表示が実現され、上記補助容量の他方の電 極は隣接する走査信号線に接続され、

上記対向電極は、その電圧レベルが予め定める周期で交 流駆動され、

上記走査信号線駆動回路は、上記2段のレベルシフト回 路を備え、いずれかのレベルシフト回路の電圧シフト量 が上記周期毎に変化する請求項1 に記載のマトリクス型 画像表示装置。

【請求項5】上記レベルシフト回路を備える信号線駆動 回路において、上記出力段に設けられる該レベルシフト 回路を構成するトランジスタは、その前段側の回路を構 成するトランジスタと素子構造が相互に異なり、高耐圧 であることを特徴とする請求項1~4のいずれかに記載 のマトリクス型画像表示装置。

【請求項6】上記紫子構造は、チャネル長であることを 特徴とする請求項5に記載のマトリクス型画像表示装

【請求項7】該レベルシフト回路を構成するトランジス タのチャネル長は、その前段側の回路を構成するトラン 50 よびデータ信号線SL, (i=1,2,…, m)が形成

ジスタのチャネル長の1.5~3倍の長さであることを 特徴とする請求項6に記載のマトリクス型画像表示装

【請求項8】上記素子構造は、ゲート絶縁膜の膜厚であ るととを特徴とする請求項5に記載のマトリクス型画像 表示装置。

【請求項9】該レベルシフト回路を構成するトランジス タのゲート絶縁膜の膜厚は、その前段側の回路を構成す るトランジスタのゲート絶縁膜の膜厚の1.25~2. 5倍の厚さであることを特徴とする請求項8に記載のマ トリクス型画像表示装置。

【請求項10】該レベルシフト回路を構成するトランジ スタは、チャネル領域とソース領域およびドレイン領域 との間に、不純物濃度の低い領域を有する構造であるこ とを特徴とする請求項5に記載のマトリクス型画像表示 装置.

【請求項11】 該レベルシフト回路を構成するトランジ スタは、チャネル領域とソース領域およびドレイン領域 との間に、面積あたりの不純物ドーピング量が1×10 12~1×1011/cm' である領域を有する構造である ことを特徴とする請求項10に記載のマトリクス型画像 表示装置。

【請求項12】上記走査信号線駆動回路またはデータ信 号線駆動回路の少くともいずれか一方を構成するトラン ジスタは、上記画素を構成するトランジスタとともに、 多結晶シリコン薄膜でモノリシックに形成されることを 特徴とする請求項1~5のいずれかに記載のマトリクス 型画像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板上に画素がマ トリクス状に配列されるマトリクス型画像表示装置に関 し、特に各画素を表示駆動するための駆動回路部分の改 良に関する。

[0002]

【従来の技術】従来から、液晶素子、EL(エレクトロ ルミネッセンス) 素子およびLED(発光ダイオード) 素子等を、マトリクス状に配列して形成される画像表示 装置が用いられている。このようなマトリクス型の画像 表示装置として、液晶表示装置を例として以下に説明す る。図11は、一般的な液晶表示装置1の概略的構成を 示す正面図である。との液晶表示装置1は、大略的に、 多数の画素PIXが形成される画素アレイARYと、上 記画素PIXを表示駆動するための走査信号線駆動回路 gdおよびデータ信号線駆動回路sdと、これらの信号 線駆動回路 g d, s d を駆動制御するための制御回路 2 とを含んで構成されている。

【0003】上記画素アレイARY上には、相互に直交 する多数の走査信号線GL, (j=1,2,…,n)お

されており、隣接する2本の走査信号線 $GL_1$ ,  $GL_{1+1}$  とデータ信号線 $SL_1$ ,  $SL_{1+1}$  とで包囲された領域に上記画素PIXが形成されるととになり、とうして該画素PIXは、マトリクス状に配列されている。

【0004】上記データ信号線駆動回路sdは、上記制御回路2からのクロック信号CKS等のタイミング信号に同期して、入力された画像信号DATをサンプリングし、かつ必要に応じて増幅して上記各データ信号線SL、に出力する。また、走査信号線駆動回路gdは、上記制御回路2からのクロック信号CKG。GPS等のタイミング信号に同期して、走査信号線GL、を順次選択し、画素PIX内に設けられている後述するスイッチング素子の開閉を制御する。こうして、データ信号線SL、に出力された画像信号(データ)DATが各画素PIXに書込まれ、次の走査タイミングまでその画像データDATが保持されて、表示出力が行われる。

【0005】上記データ信号線駆動回路sdには、画像データDATを各データ信号線SL,に出力してゆくにあたって、走査信号線GL,によって選択されたラインの画素に順次的に画像データDATを出力してゆく点順次駆動方式と、上記ラインの画素に一斉に画像データDATを出力する線順次駆動方式とが知られており、一例として、回路構成の簡単な点順次駆動方式のデータ信号線駆動回路について、図12を参照して説明する。

【0007】上記走査回路srs,は、相互に縦続接続されており、各走査回路srs,には共通にクロック信号CKSが入力されている。また、始端の走査回路srs,には、水平同期信号などに基づいて作成されたスタートバルスSPSが与えられる。したがって、各走査回路srs,からは、上記始端側の走査回路srs,から順次的にサンプリングバルスが出力されてゆき、このサンプリングバルスは、バッファbufs,において保持・増幅されるとともに、必要に応じて反転されて、上記各アナログスイッチasw,に与えられる。

【0008】また、走査信号線駆動回路g dは、たとえば図13で示すように、上記走査回路s r s, と同様の走査回路s r g, (k=1, 2, ..., n+1) と、各走査信号線GL, にそれぞれ対応している2種類の論理積回路a n d 1, a n d 2, およびバッファ b u f g, とを備えて構成されている。冬ま杏回路s r g, は、上

記走査回路srs、と同様に相互に縦続接続されてお り、垂直同期信号などに基づいて作成されたスタートバ ルスSPGが始端の走査回路srg、に入力され、との スタートバルスSPGが水平同期信号などに基づいて作 成されるクロック信号CKGに応答して、順次、後段側 の走査回路srgz, srg,, …へ出力されてゆく。 【0009】相互に隣接する各走査回路srg、、sr g++1 からの出力は、論理積回路andl, において演 算された後、さらに論理積回路and2、においてクロ ック信号GPSと演算されてバッファbufg、にそれ ぞれ入力される。上記各走査回路 s r g , は、上記クロ ック信号CKGに応答して上記スタートパルスSPGを 半周期ずつ遅れて出力する。すなわち走査回路 s r g , から出力されるパルスは、クロック信号CKGの立上り タイミングで立上り、次の立上りタイミングまでの1周 期に亘って保持され、これに対して次段の走査回路 s r g... は、上記クロック信号CKGの立下りタイミング から1周期間に亘ってバルスを出力する。すなわち、隣 接する走査回路srg、、srg、、間で半周期だけず れたパルスが論理積回路andl, に入力されることに なり、該論理積回路andl, からはクロック信号CK Gの半周期の長さのパルスが、論理積回路and2,へ 出力される。

【0010】上記クロック信号GPSは、たとえば上記 クロック信号CKGの2倍の速さとされており、したが って論理積回路and2、から出力されるパルスは、上 記クロック信号CKGの1/2の周期よりも短くなり、 隣接する論理積回路and2、、and2、1間で、こ のパルスが相互に重複する期間を生じることはない。上 記論理積回路and2、からの出力は、バッファbuf g、において、増幅されるとともに、必要に応じて反転 されて、上記各走査信号線GL、へそれぞれ出力され る。

回路andl,,and2,およびバッファbufg, 【0012】これに対して、走査信号線駆動回路gdにとを備えて構成されている。各走査回路srg,は、上 50 おいては、上記画素PIX内のスイッチング素子が、正

極性の画像データを画素容量に書込むことができるように正極性側の駆動電圧が決定され、また負極性の画像データを1フレーム期間保持することができるように負極性側の駆動電圧が決定される。たとえば、これらの条件を満足させるためには、スイッチング素子の閾値電圧が+3 Vであるとき、走査信号線駆動回路g dの駆動信号レベルは、正極性側で、上記+3 Vに、上記画像信号のレベル+5 Vと、マージン+2 Vとを加算した10 V程度となり、負極性側では、上記+3 Vに、上記画像データDATのレベルである-5 Vと、マージン-6 Vとを加算した-8 V程度となる。ここで、駆動信号レベルとは、各信号線駆動回路g d・s dにおける出力信号のレベルのことであり、これら信号線駆動回路g d・s dの駆動電圧と同一となりうる。

【0013】なお、上述した各駆動電圧および駆動信号 レベルは一例であり、駆動方法、駆動回路の構成、トラ ンジスタの特性および液晶の種類などによって、その最 適値は変動する。

#### [0014]

【発明が解決しようとする課題】以上のように、液晶表 20 示装置では、上述のように液晶を表示駆動するために、正負それぞれ5 V前後の電圧を印加する必要があること、およびデータ信号線駆動回路 s dのアナログスイッチ a s w, は正負両極性の画像データ D A Tを取扱うためにCMO S 構成であるのに対して、走査信号線駆動回路 g dが制御する画素 P I X 内のスイッチング素子は N MO S などの片チャネル構成であることに起因して、一般に、データ信号線駆動回路 s d および走査信号線駆動回路 g dの駆動電圧は、一般的な集積回路で用いられている電圧、たとえば3.3 Vまたは5 Vよりも大きく、30 かつ相互に異なる電圧レベルであることが多い。

【0015】とのため、各信号線駆動回路sd,gdに入力されるべき上記クロック信号CKS;CKG,GPSおよびスタートバルスSPS,SPG等の振幅を大きくし、かつ所望とするレベルとする必要がある。したがって、これらの信号線駆動回路sd,gdを制御するための上記制御回路2や画像信号処理回路等の外部回路の出力を所望電圧レベルに変換するインタフェイス回路等が必要となり、コストの増大や消費電力の増加を招くという問題がある。

【0016】 このような不具合を解決するための他の従来技術は、特開平6-95073号公報に示されている。この従来技術では、データ信号線駆動回路および走査信号線駆動回路への入力振幅を5V(0V-5V)に揃え、それぞれの駆動回路の内部に設けたレベルシフト回路によって、所望とする出力振幅レベルである15V(0V-15V)まで昇圧している。これによって、入力信号の振幅が小さくなり、上記外部インタフェイス回路の負荷を小さくしている。

【0017】しかしながらこの従来技術は、入力信号の 50 は、相互にそのレベルが揃えられている。

一方の電圧レベル、この例では高電位側のみをレベルシフトさせて、データ信号線駆動回路と走査信号線駆動回路との両方の入力信号レベルを同一の駆動信号レベルに昇圧するものである。したがって、データ信号線駆動回路と走査信号線駆動回路との駆動信号レベルの最適値が前述のように相互に異なるような場合には、適用するこ

【0018】本発明の目的は、データ信号線駆動回路および走査信号線駆動回路の駆動信号レベルをそれぞれ最適化した場合にも、各データ信号線駆動回路および走査信号線駆動回路での入力信号レベルを同一に、かつ低くして、構成を簡略化することができるとともに、低消費電力化を図ることができるマトリクス型画像表示装置を提供することである。

とができないという問題がある。

#### [0019]

【課題を解決するための手段】請求項1の発明に係るマトリクス型画像表示装置は、画像を表示するための画素がマトリクス状に配列された基板と、上記各画素に選択的に画像データを供給するための走査信号線駆動回路およびデータ信号線駆動回路とを含んで構成されるマトリクス型画像表示装置において、上記走査信号線駆動回路またはデータ信号線駆動回路の少くともいずれか一方は、走査信号線またはデータ信号線への出力段に、相互に直列に接続された2段のレベルシフト回路を備えることを特徴とする。

【0020】上記の構成によれば、各信号線駆動回路に、制御回路や画像信号処理回路などの外部回路からの低電圧、たとえば5Vの振幅を有する入力信号をそのまま入力しても、該信号線駆動回路は、出力段に備える280段のレベルシフト回路によって、出力信号の電圧レベルを低電位側および高電位側ともに最適なレベルにシフトすることができる。

【0021】したがって、上記外部回路の負担を軽くして、構成の簡略化および低消費電力化を図ることができるとともに、駆動回路構成や表示媒体などに適応した最適な駆動信号レベルを得ることができ、表示品位を向上することができる。

【0022】また、請求項2の発明に係るマトリクス型 画像表示装置は、上記走査信号線駆動回路とデータ信号 40 線駆動回路との駆動信号レベルは相互に異なり、かつ上 記走査信号線駆動回路とデータ信号線駆動回路との入力 信号レベルは相互に等しいことを特徴とする。

【0023】上記の構成によれば、各画素に形成されるスイッチング素子を開閉駆動する走査信号線駆動回路と、上記スイッチング素子に画像データを入力するデータ信号線駆動回路との駆動信号レベルは、それぞれ最適化されて相互に異なっており、これに対して、これらのデータ信号線駆動回路なよび走査信号線駆動回路への入力信号、たとえばクロック信号やスタートバルスなどは、相互によのしているができたわている。

7

【0024】したがって、上記外部回路の出力電圧ならびに走査信号線およびデータ信号線の駆動信号レベルを最適化しても、上記外部回路の出力側に、それらの出力電圧とデータ信号線駆動回路および走査信号線駆動回路の入力電圧とを整合させるためのレベル変換回路などを付加する必要がなくなり、上記外部回路の負担を軽減することができる。

【0025】さらにまた、請求項3の発明に係るマトリクス型画像表示装置では、上記走査信号線駆動回路は、上記2段のレベルシフト回路を備えて上記走査信号線駆動回路の高電位側および低電位側の両方の電圧レベルをシフトし、上記データ信号線駆動回路は、上記データ信号線駆動回路の高電位側または低電位側のいずれか一方の電圧レベルをシフトするレベルシフト回路を有することを特徴とする。

【0026】上記の構成によれば、通常、画像データをデータ信号線に出力するデータ信号線駆動回路はCMOS構成となっているのに対して、各画素に設けられ、画像データの書込みを行うスイッチング素子はNMOS構成であり、走査信号線駆動回路の駆動信号レベルは、データ信号線駆動回路の駆動信号レベルよりも大きな電圧振幅が要求される。すなわち、走査信号線駆動回路の高電位側の電圧レベルをデータ信号線駆動回路の高電位側の電圧レベルよりも高くし、かつ走査信号線駆動回路の低電位側の電圧レベルよりも低くすることが要求される。

【0027】この場合、データ信号線駆動回路におけるシフトさせない他方の電圧レベルを基準とする方が、走査信号線駆動回路のいずれか一方の電圧レベルを基準とするよりも、レベルシフト回路における最大シフト量を小さくすることができ、回路への負担を小さくすることができる。

【0028】また、請求項4の発明に係るマトリクス型画像表示装置では、上記画素は、スイッチング素子と、液晶容量および補助容量からなる画素容量とを含んで構成され、走査信号によって該画素が選択されると、上記スイッチング素子は画像データを取り込んで液晶容量および補助容量の一方の電極に与え、これによって、上記液晶容量の一方の電極と他方の電極である対向電極との間に介在される表示媒体に電圧が印加されて該表示媒体が駆動されて画像表示が実現され、上記補助容量の他方の電極は隣接する走査信号線に接続され、上記対向電極は、その電圧レベルが予め定める周期で交流駆動され、上記走査信号線駆動回路は、上記2段のレベルシフト回路を備え、いずれかのレベルシフト回路の電圧シフト量が上記周期毎に変化することを特徴としている。

【0029】上記の構成によれば、画素容量を構成する 補助容量の他方の電極を隣接する走査信号線に接続する ようにした、いわゆるCSオンゲート構造の画素構成と し、液晶などの表示媒体の交流駆動の周期で、走査信号 50 線駆動回路の駆動電圧のいずれか一方の電圧レベルを変 動させる。

【0030】したがって、上記CSオンゲート構造では、走査信号線のオフ電圧レベルを、液晶容量などの対向電極である共通電極の交流駆動と同期して、同振幅で変動させる必要があるのに対して、上記オフレベルである上記一方の電圧レベルを変動させることによって、走査信号線のレベルを所望とする波形として駆動することができる。

【0031】さらにまた、請求項5の発明に係るマトリクス型画像表示装置は、上記レベルシフト回路を備える信号線駆動回路において、上記出力段に設けられる該レベルシフト回路を構成するトランジスタは、その前段側の回路を構成するトランジスタと素子構造が相互に異なり、高耐圧であることを特徴とする。

【0032】上記の構成によれば、レベルシフト回路を構成するトランジスタと、その前段側の回路を構成するトランジスタとで、素子に要求される耐圧に対応して素子構造を変化する。たとえば、オフセット構造を採用する。また、請求項6で示すように、チャネル長を変化させて対応するときには、高い耐圧が要求されるレベルシフト回路のトランジスタでは、チャネル長を長くする。この場合、請求項7に示すように、このトランジスタのチャネル長は、その前段側の回路を構成するトランジスタのチャネル長の1、5~3倍の長さであることが好ましい。

【0033】また、請求項8で示すゲート絶縁膜の膜厚で対応するときには、レベルシフト回路のトランジスタの膜厚を厚くする。この場合、請求項9に示すように、このトランジスタのゲート絶縁膜の膜厚は、その前段側の回路を構成するトランジスタのゲート絶縁膜の膜厚の1.25倍から2.5倍であることが好ましい。

【0034】また、請求項10で示すように、高い耐圧が要求されるレベルシフト回路を構成するトランジスタを、チャネル領域とソース領域およびドレイン領域との間に不純物濃度の低い領域を有する、いわゆるLDD構造としてもよい。この場合、請求項11に示すように、このトランジスタにおける不純物濃度の低い領域では、面積あたりの不純物ドーピング量が1×10<sup>12</sup>~1×10<sup>11</sup>/c m² であることが好ましい。

【0035】このように、レベルシフト回路の耐圧を高くすれば、レベルシフト回路と、その後段側の回路とに、ともに高い信頼性を得ることができる。

【0036】また、請求項12の発明に係るマトリクス型画像表示装置は、上記走査信号線駆動回路またはデータ信号線駆動回路の少くともいずれか一方を構成するトランジスタは、上記画素を構成するトランジスタとともに、多結晶シリコン薄膜でモノリシックに形成されることを特徴とする。

0 【0037】上記の構成によれば、走査信号線駆動回路

R

またはデータ信号線駆動回路の少くともいずれか一方が、画素の形成される絶縁基板上に一体で形成される。 【0038】したがって、画素と駆動回路とを同一のプロセスで形成することができ、製造コストを低減することができる。

#### [0039]

【発明の実施の形態】本発明の実施の一形態について、図1~図7に基づいて説明すれば以下のとおりである。【0040】図1は本発明の実施の一形態の走査信号線駆動回路GDの電気的構成を示すブロック図であり、図2はその走査信号線駆動回路GDの動作を説明するための波形図であり、図3は本発明の実施の一形態のデータ信号線駆動回路SDの電気的構成を示すブロック図である。これらの信号線駆動回路GD、SDは、前述の一般的な液晶表示装置1における従来技術の信号線駆動回路GD、SDは、前述の一般的な液晶表示装置1における従来技術の信号線駆動回路Gd、sdにそれぞれ代えて、使用することができる。【0041】走査信号線駆動回路GDは、上記各走査信号線GL、に個別的に対応する走査回路SRG、(上記 j=1,2,…,n)、論理回路LOG、レベルシフタLS1、レベルシフタLS2、およびバッファBUF、を備えて構成されている。

【0042】走査回路SRG、は、シフトレジスタなどで実現され、相互に縦続接続されている。これらの走査回路SRG、には、共通に、上記制御回路2から、水平同期信号などに基づいて作成され、図2(a)で示すようなクロック信号CKGが入力されている。また、始端の走査回路SRG、には、上記制御回路2から、垂直同期信号などに基づいて作成され、図2(b)で示すようなスタートパルスSPGが入力されており、残余の走査回路SRG、~SRG。には、それぞれ前段側の走査回路SRG、~SRG。には、それぞれ前段側の走査回路SRG、~SRG。には、それぞれ前段側の走査回路SRG、~SRG。には、それぞれ前段側の走査回路SRG、~SRG。には、それぞれ前段側の走査回路SRG、~SRG。には、それぞれ前段側の走査回路SRG、~SRG。には、それぞれ前段側の走査回路CKGに応答して、順次、後段側の走査回路へと伝送されてゆく。

【0043】上記各走査回路SRG、からの出力はまた、対応する論理回路LOG、にそれぞれ入力されている。これらの論理回路LOG、にはまた、図2(c)で示すような、たとえば上記クロック信号CKGの2倍の周波数のクロック信号GPSが、上記制御回路2から入力されている。論理回路LOG、は、図2(d)で示すように、走査回路SRG、からの出力およびクロック信号GPSが共にハイレベルである期間のみ、ハイレベルの出力を導出する。したがって、この論理回路LOG、からの出力は、ほぼ上記クロック信号CKGの1/4の周期だけハイレベルとなり、隣接する論理回路LOG、1-1、LOG、1との間で、ハイレベルとなる期間が相互に重複することはない。

【0044】上記走査回路SRG、および論理回路LO スは共通に高電位である10Vの電源ラインPL2に接 G、は、上記制御回路2や、図示しない画像信号処理回 続されている。上記トランジスタQ11、Q12のドレ 路と同様に、駆動電圧が5Vとなっており、したがって 50 インからはまた、それぞれラインL11、L12に出力

論理回路LOG、からの出力電圧レベルは0V/5Vとなる。との論理回路LOG」からの出力は、第1のレベルシフタLS1。 において、図2(e)で示すように、その電圧レベルが0V/10Vに変換され、さらに第2のレベルシフタLS2、において、図2(f)で示すように、-8V/10Vに変換される。レベルシフタLS2、からの出力は、バッファBUF、において増幅されるとともに、必要に応じて反転されて、上記各走査

信号線GL、へ出力される。走査信号線GL、の電圧レ

ベルは、図2(g)で示すようになる。

10

【0045】また、データ信号線駆動回路SDは、各データ信号線SL、毎に個別的に設けられる走査回路SRS、(上記i=1, 2, …, m)、論理回路LOS、、レベルシフタLS3、およびサンブリング回路SMP、を備えて構成されている。走査回路SRS、は、上記走査回路SRG、と同様に相互に縦続接続されており、これらの走査回路SRS、には、共通に、上記制御回路2からクロック信号CKSが入力され、かつ始端の走査回路SRS、には、水平同期信号などに基づいて作成されたスタートパルスSPSが入力され、残余の走査回路SRS、 $\sim$ SRS。には、前段側の走査回路SRS、 $\sim$ SRS。には、前段側の走査回路SRS、 $\sim$ SRS。には、前段側の走査回路SRS、 $\sim$ SRS。には、前段側の走査回路SRS、 $\sim$ SRS。には、前段側の走査回路SRS。

【0046】各走査回路SRS、からの出力は、ラッチ回路などで実現される論理回路LOS、を介して、レベルシフタLS3、に入力される。レベルシフタLS3、は、上記論理回路LOS、からの0V/5Vの信号の低電位側をレベルシフトして、-5V/5Vに変換して、サンブリング回路SMP、へ出力する。これによって、制御回路2からの画像データDATがサンブリングされて、各データ信号線SL、にそれぞれ出力される。

【0047】図4は、上記レベルシフタLS1, LS2, の具体的構成を示す電気回路図である。論理回路LOG, の出力段は、トランジスタQ01, Q02から成るCMOSインバータで構成されており、この出力段からは、2本のラインL01, L02のそれぞれに、相互に逆相の0 V/5 V の信号が出力される。

【0048】上記ラインL01、L02から入力される 0V/5Vの入力信号は、レベルシフタLS1、のトランジスタQ11、Q12のゲートにそれぞれ入力される。トランジスタQ11、Q12は、NMOSから成り、ソースは低電位である0Vの電源ラインPL1に共通に接続されている。トランジスタQ11のドレインは、トランジスタQ13のドレインおよびトランジスタQ14のゲートに接続されている。また、トランジスタQ12のドレインは、トランジスタQ14のドレインは、トランジスタQ13のゲートに接続されている。トランジスタQ13、Q14は、PMOSから成り、ソースは共通に高電位である10Vの電源ラインPL2に接続されている。上記トランジスタQ11、Q12のドレインからはまた。それぞれラインL11、L12に出力

が導出される。

【0049】したがって、上記ラインL01が5Vであり、ラインL02が0Vであるときには、トランジスタQ11、Q14が導通し、トランジスタQ12、Q13が遮断して、ラインL11が0Vとなり、ラインL12が10Vとなる。これに対して、ラインL01が0Vであり、ラインL02が5Vであるときには、トランジスタQ11、Q14が遮断し、トランジスタQ12、Q13が導通して、ラインL11が10Vとなり、ラインL12が0Vとなる。こうして、論理回路LOG、からの10入力信号レベル0V/5Vの高電位側の電圧レベルが、このレベルシフタLS1、によって10Vにシフトされる。

【0050】上記ラインL11, L12は、それぞれレベルシフタLS2, のトランジスタQ21, Q22のゲートに接続されている。トランジスタQ21, Q22は、PMOSから成り、ソースは共通に上記10Vの電源ラインPL2に接続されている。トランジスタQ21のドレインは、トランジスタQ23のドレインおよびトランジスタQ24のドレインは、トランジスタQ24のドレインおよびトランジスタQ23のゲートに接続されている。トランジスタQ23のゲートに接続されている。トランジスタQ23のゲートに接続されている。トランジスタQ21, Q23のドレインには、バッファBUF, への出力ラインL2が接続されている。

【0051】したがって、ラインL11が10Vであり、ラインL12が0Vであるときには、トランジスタQ21、Q24が遮断して、出力ラインL2は-8Vとなる。これに対して、ラインL11が0Vであり、ラインL12が10Vであるときには、トランジスタQ21、Q24が導通し、トランジスタQ22、Q23が遮断して、出力ラインL2は10Vとなる。こうして、レベルシフタLS2、によって、低電位側の電圧レベルも0Vから-8Vにシフトされて出力される。

【0052】上記データ信号線駆動回路SDにおけるレベルシフタLS3,は、論理回路LOS,からの入力信号レベル0V/5Vの低電位側の電圧レベルを-5Vにシフトしており、したがってこの走査信号線駆動回路GDにおけるレベルシフタLS2,と同様に構成されている。

【0053】上述のように構成される信号線駆動回路GD, SDを構成するトランジスタの素子構造は、たとえば図5で示される。図5は、上記信号線駆動回路GD, SDを構成するトランジスタの素子構造を模式的に示す断面図である。この図5において、参照符TG, TS, TDは、それぞれゲート電極、ソース領域、ドレイン領域であり、参照符CNLはチャネル領域であり、参照符 50

12

RAYはゲート絶縁膜を表す。

【0054】図5(a)は、走査回路SRG、、SRS、および論理回路LOG、LOS、などを構成するトランジスタであり、シングルドレイン構造と称される最も単純な構造を有するトランジスタである。このトランジスタでは、ゲート電極TGをマスクとしたイオンドープで、自己整合的にソース領域TSおよびドレイン領域TDが形成される。

【0055】とれに対して、レベルシフタLS1, LS2, :LS3, ならびにバッファBUF、およびサンプリング回路SMP、で使用されるトランジスタは、高耐圧のトランジスタである。とのトランジスタは、図5(b)  $\sim$ 図5(f) で示されるような構造とされる。

【0056】図5(b)に示すトランジスタは、参照符 CNLaで示すように、図5(a)に示すトランジスタよりチャネル長が長く形成されている。一般に、チャネル長が長くなると、ソース/ドレイン間耐圧、長時間の動作においてトランジスタが劣化しない印加電圧)が向上することが知られている。また、チャネル長が長くなるほど、トランジスタの性能(駆動能力)は低下する。チャネル長の長すぎるトランジスタを使用すると、結果的に信号線駆動回路GD・SDの特性、あるいは表示装置全体の特性を損なうことになる。従って、信号線駆動回路GD・SDの特性、あるいは表示装置全体の特性を損なうことになる。従って、信号線駆動回路GD・SDの特性、あるいは表示装置全体の特性を十分に引き出せるように、この図5(b)に示したトランジスタのチャネル長における上限が決められる。

【0057】との図5(b)に示すトランジスタの活性層は、非晶質シリコン薄膜を多結晶化して製造することができる。との非晶質シリコン薄膜の多結晶化には複数の方法があるが、大別して、熱処理により多結晶化する方法、レーザー照射により多結晶化する方法、およびとれら2つの方法を組み合わせる方法がある。さらに、とれらの方法と、金属触媒を用いて結晶化を促進する方法とを組み合わせる方法もある。上記の方法による活性層の形成においては、熱処理の温度や時間、レーザーの出力等の条件により、形成されるトランジスタのチャネル長と累子耐圧との相関関係は異なる。

【0058】例えば、ある方法・条件下における非晶質 シリコン薄膜の多結晶化によって製造された、チャネル 長3μmで5~7Vの素子耐圧を得ることのできる多結 晶シリコン薄膜トランジスタにおいて、10V以上の素子耐圧を確保するためには、チャネル長は4.5μm以上必要であり、15V以上の素子耐圧を確保するためには、チャネル長は6μm以上必要である。また、このトランジスタにおける、信号線駆動回路GD・SDの特性、あるいは表示装置全体の特性を損なわない程度のチャネル長の長さは、好ましくは10μm以下、さらに好ましくは8μm以下である。

| 【0059】また、上記の非晶質シリコン薄膜の多結晶

化の方法・条件を変えて製造された、チャネル長2μm で素子耐圧5~7 Vを得ることのできるトランジスタで は、10 V以上の素子耐圧を確保するためには、チャネ ル長は3 µm以上必要であり、15 V以上の素子耐圧を 確保するためには、チャネル長は4.5μm以上必要で ある。また、このトランジスタにおけるチャネル長の上 限は、好ましくは8 $\mu$ mであり、さらに好ましくは6 $\mu$ mである。

【0060】また、上記の非晶質シリコン薄膜の多結晶 化の方法・条件をさらに変えて製造された、チャネル長 10 4μmで素子耐圧5~7 Vを得るトランジスタでは、1 O V以上の素子耐圧を確保するためには、チャネル長は 6 μm以上必要であり、15 V以上の素子耐圧を確保す るためには、チャネル長は8μm以上必要である。ま た、このトランジスタにおけるチャネル長の上限は、好 ましくは $12\mu$ mであり、さらに好ましくは $10\mu$ mで ある。

【0061】例えば、図1における走査信号線駆動回路 GDの構成において、走査回路SRG、及び論理回路L OG, に用いるトランジスタとして、チャネル長が3 µ mの、図5(a)に示したトランジスタを用い、駆動電 圧5 Vで駆動させると共に、レベルシフタLS1, ·L S2, およびバッファBUF, に用いるトランジスタと して、チャネル長が7μmの図5(b) に示したトラン ジスタを用いて、電圧10Vないし18Vで駆動させ る。とのような構成により、高速で、かつ、信頼性の高 い走査信号線駆動回路GDを実現することが可能とな

【0062】上記のように、チャネル長と素子耐圧の向 上との相関関係は、上記したトランジスタ(特に活性 層)の製造方法や、トランジスタの構造(大きさ等)に よって異なるが、信号線駆動回路GD・SDに用いる場 合には、図5(b)に示したトランジスタにおけるチャ ネル長が、図5 (a) に示したトランジスタのチャネル 長の1.5倍から3倍であれば、トランジスタの活性層 を形成するための非晶質シリコン薄膜の多結晶化の方法 ・条件や、トランジスタの構造(大きさ等)によらず、 好ましい素子耐圧を得ることができる。信号線駆動回路 GD·SDにおけるレベルシフタLS1,, LS2, お よびLS3、に用いるトランジスタと、その前段側の回 路に用いるトランジスタとのチャネル長の比がこの範囲 であれば、信号線駆動回路GD・SDは最も効率良く動 作する。

【0063】また図5(c)で示すトランジスタは、参 **照符RAYaで示すように、図5(a)に示したトラン** ジスタよりゲート絶縁膜の膜厚が厚く形成されている。 一般に、ゲート絶縁膜の膜厚が厚くなると、との厚さに 比例して素子耐圧が向上する。ただし、成膜方法によっ ては、欠陥などのために、ある膜厚以下では急速に耐圧 が低下することも知られている。また、ゲート絶縁膜が 50 厚が80nmの図5(a) に示したトランジスタを用

厚くなるほど、トランジスタの性能(駆動能力)は低下 する。ゲート絶縁膜が厚すぎるトランジスタを使用する と、結果的に、信号線駆動回路GD・SDの特性、ある いは表示装置全体の特性を損なうことになる。従って、 信号線駆動回路GD·SDの特性、あるいは表示装置全 体の特性を十分に引き出せるように、この図5(c)に 示したトランジスタのゲート絶縁膜の膜厚における上限 が決められる。

【0064】との図5(c)に示すようなトランジスタ のゲート絶縁膜は、CVD法(Chemical Va por Deposition法)という方法で作成す ることができる。このCVD法には、熱CVD法やプラ ズマCVD法等の方法があり、また、用いるガス種や反 応温度等の条件により、作成されるゲート絶縁膜の膜質 が異なる。従って、それぞれの条件によって、形成され るトランジスタのゲート絶縁膜の膜厚と素子耐圧との相 関関係は異なる。

【0065】例えば、ある方法・条件下におけるCVD 法によってゲート絶縁膜が作成された、ゲート絶縁膜の 膜厚が80nmで10V前後の素子耐圧が得られる多結 晶シリコン薄膜トランジスタにおいて、15 V以上の素 子耐圧を得るためには、ゲート絶縁膜の膜厚は100n m以上必要であり、20V以上の素子耐圧を確保するた めには、120nm以上のゲート絶縁膜の膜厚が必要で ある。また、このトランジスタにおける、信号線駆動回 路GD・SDの特性、あるいは表示装置全体の特性を損 なわない程度のゲート絶縁膜の膜厚は、好ましくは20 0nm以下、さらに好ましくは150nm以下である。 【0066】また、上記のCVD法の方法・条件を変え 30 て、ゲート絶縁膜の膜厚が90nmで10V前後の素子 耐圧が得られる多結晶シリコン薄膜トランジスタにおい て、15 V以上の素子耐圧を得るためには、ゲート絶縁 膜の膜厚は110nm以上必要であり、20V以上の素 子耐圧を確保するためには、130nm以上のゲート絶 **縁膜の膜厚が必要である。また、このトランジスタにお** けるゲート絶縁膜の膜厚の上限は、好ましくは220n m、さらに好ましくは180nmである。

【0067】また、上記のCVD法の方法・条件をさら に変えて、ゲート絶縁膜の膜厚が100nmで10V前 後の素子耐圧が得られる多結晶シリコン薄膜トランジス タにおいて、15V以上の素子耐圧を得るためには、ゲ ート絶縁膜の膜厚は125nm以上必要であり、20V 以上の素子耐圧を確保するためには、150nm以上の ゲート絶縁膜の膜厚が必要である。また、このトランジ スタにおけるゲート絶縁膜の膜厚の上限は、好ましくは 250nm、さらに好ましくは220nmである。

【0068】例えば、図1における走査信号線駆動回路 GDの構成において、走査回路SRG、及び論理回路L OG、に用いるトランジスタとして、ゲート絶縁膜の膜

い、駆動電圧5 Vで駆動させると共に、レベルシフタLS1,・LS2, およびバッファBUF, に用いるトランジスタとして、ゲート絶縁膜の膜厚が120nmの図5(c)に示したトランジスタを用いて、電圧10 Vないし18 Vで駆動させる。このような構成により、高速で、かつ、信頼性の高い走査信号線駆動回路GDを実現することが可能となる。

【0069】上記のように、膜厚の程度と素子耐圧の向上との相関関係は、ゲート絶縁膜の成膜方法、熱処理条件およびトランジスタの構造(大きさ等)等によって異 10なるが、信号線駆動回路GD・SDに用いる場合には、図5(c)に示したトランジスタにおけるゲート絶縁膜が、図5(a)に示したトランジスタのゲート絶縁膜の膜厚の1.25倍から2.5倍であれば、ゲート絶縁膜を形成するためのCVD法の条件やトランジスタの構造(大きさ等)によらず、好ましい素子耐圧を得ることができる。信号線駆動回路GD・SDにおけるレベルシフタLS1,、LS2,およびLS3,に用いるトランジスタと、その前段側の回路に用いるトランジスタとのゲート絶縁膜の膜厚の比がこの範囲であれば、信号線駆動 20回路GD・SDは最も効率良く動作する。

【0070】一方、図5(d)で示すトランジスタは、LDD構造と称されるトランジスタである。このトランスジスタには、チャネル領域CNLと、ソース領域TSおよびドレイン領域TDとの間に、参照行LDDで示す不純物濃度の低い領域、すなわち、面積あたりの不純物ドーピング量が比較的低い領域、(LDD領域、Lightly Doped Drain領域)が形成されている。

【0072】前述のように、ソース/ドレイン間の電界を緩和することにより、素子耐圧を向上できることが知られている。この電界の緩和を実現する方法の1つとして、LDD構造(Lightly Doped Drain構造)がある。これは、トランジスタの接合領域(ソース/ドレイン間のpn接合領域)を、面積あたりの不純物ドーピング量の低いLDD領域とし、この領域 50

における空乏層幅を拡げることによって、上記の電界を 緩和する構造である。

【0073】図5(d)に示したトランジスタの接合領

域は、セルフアライン注入によって作成することができ る。とのトランジスタにおける接合領域の面積あたりの 不純物ドーピング量とソース/ドレイン間の電界の緩和 との相関関係は、トランジスタの作成方法(特に接合領 域)によって異なるが、上記のセルフアライン注入によ って作成された接合領域を有するトランジスタの場合、 チャネル長5μmのLDD構造でないトランジスタで は、素子耐圧は5~7V前後である。これに対し、2× 1013/cm1程度、すなわち、面積あたりの不純物ド ーピング量が5×1011~5×1013/cm1 であるL DD領域をもつトランジスタでは、チャネル長5µm で、15 V以上の素子耐圧を確保することができる。 【0074】このトランジスタにおけるLDD領域の面 積あたりの不純物ドーピング量は、この領域の抵抗がチ ャネルのオン抵抗と同程度となるように決定される。と の領域の面積あたりの不純物ドービング量が1×1014 /cm² より大きいと、この領域の抵抗値が小さくなり 過ぎて、印加電圧のほとんどがトランジスタのチャネル 領域にかかる。従って、ソース/ドレイン間の電界を緩 和できなくなる。また、この領域の面積あたりの不純物 ドーピング量が 1×10<sup>12</sup>/cm² 以下であると、トラ ンジスタの信頼性は向上するが、この領域の抵抗値が大 きくなり過ぎて、トランジスタの駆動能力を大きく低下 させることになる。従って、図5(d)に示したトラン ジスタにおける領域LDDの面積あたりの不純物ドーピ ング量は、信号線駆動回路GD・SDに用いる場合に は、好ましくは1×10<sup>12</sup>~1×10<sup>14</sup>/cm<sup>2</sup> であ り、さらに好ましくは5×10<sup>11</sup>~5×10<sup>11</sup>/cm<sup>1</sup>

【0075】上記のセルフアライン注入によるトランジスタのLDD領域の形成においては、活性層の膜質、ゲート絶縁膜と活性層との界面状態、LDD領域の幅、注入不純物の種類、注入エネルギーおよび注入不純物の活性化条件等により、LDD領域の面積あたりの不純物ドーピング量と素子耐圧との相関関係は異なるが、面積あたりの不純物ドーピング量が上記の範囲であれば、好ましい素子耐圧が得られる。

である。

【0076】例えば、図1における走査信号線駆動回路GDの構成において、走査回路SRG、及び論理回路LOG、に用いるトランジスタとして、シングルドレイン構造(LDD領域を有さない構造)の図5(a)に示したトランジスタを用い、駆動電圧5Vで駆動させると共に、レベルシフタLS1、・LS2、およびバッファBUF、に用いるトランジスタとして、面積あたりの不純物ドーピング量が2×10<sup>13</sup>/cm²のLDD領域を有する図5(d)に示したトランジスタを用いて、電圧10Vないし18Vで駆動させる。このような構成によ

り、高速で、かつ、信頼性の高い走査信号線駆動回路G Dを実現することが可能となる。

【0077】また、図5(e)で示すトランジスタは、 オフセット構造と称されるトランジスタであり、上記チ ャネル領域CNLとソース領域TSおよびドレイン領域 TDとの間に、参照符OFFで示す不純物がドーピング されていない領域(オフセット領域)を有している。さ らにまた、図5 (f)で示すトランジスタは、マルチゲ ート構造と称されるトランジスタであり、参照符CNL 1, CNL2で示すように複数のチャネルが直列に接続 10 されて構成されている。

【0078】 このような図5(d)~図5(f)で示す ような構造のトランジスタは、いずれも同一チャネル 長、かつ同一ゲート膜厚では、上記図5(a)の構造を 有するトランジスタよりもソースードレイン間の耐圧を 大きくすることができる。したがって、このような構造 に形成することによってもまた、トランジスタの耐圧を 高くすることができる。また、上記図5(b)およびこ れら図5 (d)~図5 (f)で示す構造は、特に、図5 で、非常に有効である。さらに、これら図5 (d)~図 5 (f)で示す構造のトランジスタに、図5 (b)また は図5 (c)で示す構造の少くともいずれか一方を適用 することによって、さらに耐圧を高めることができる。 とうして、信号線駆動回路GD,SD内の各トランジス タには、所望とする耐圧を得ることができ、信頼性を向 上することができる。

【0079】なお、上記走査回路SRG, 、SRS , は、たとえば図6で示すような構成で実現されてい る。各走査回路SRG,,SRS,は、CMOS構造の 30 2つのクロックトインパータ INV1, INV2と、イ ンバータINV3とを備えて構成されている。インバー タINV1の入力端には、上記スタートパルスSPG, SPSまたは前段の走査回路の出力が入力される。この 図6において、参照符CKで示すクロック入力端子に は、上記クロック信号CKG、CKSが入力され、参照 符/CKで示すクロック入力端子には、上記クロック信 号CKG、CKSを反転して得られたクロック信号が入 力される。

【0080】インパータINV1の出力は、インバータ 40 INV3で反転されて、論理回路LOG1, LOS1へ 出力されるとともに、次段の走査回路へ出力される。ま た、この出力は、インバータINV2によって上記イン バータINV3の入力側に帰還されている。こうして、 各走査回路SRG、、SRS、は、クロック信号CK G、CKSに応答して、順次的に上記スタートパルスS PG、SPSを、該クロック信号CKG、CKSの1周 期の期間だけ保持してゆくことができる。

【0081】また、上述のように構成される信号線駆動 回路GD、SDによって駆動される画案PIXは、たと 50 , )はCMOS構成であるのに対して、画案PIXの電

えば図7で示すように構成されている。図7は、各画素 PIXにおける電気的構成を模式的に示す電気回路図で ある。各画素PIXは、大略的に、上記スイッチング素 子であり、走査信号線GL、がハイレベルとなったとき に選択されて上記データ信号線SL、の信号レベルを取 込む電界効果トランジスタSWと、この電界効果トラン ジスタSWで取込まれた信号レベルが一方の電極に印加 される画素容量とを備えて構成されている。上記画素容 量は、液晶容量CLと、必要によって付加される補助容 量CSとによって構成されている。

【0082】上記走査信号線GL、がハイレベルとなる と、電界効果トランジスタSWのドレイン−ソース間が 導通して、データ信号線SL、と液晶容量CLおよび補 助容量CSの一方の電極とが接続される。液晶容量CL の他方の電極は、全画素に共通の対向電極VPに接続さ れている。また、補助容量CSの他方の電極は、この図 7で示す、いわゆるCSオンコモン構造の場合には、上 記液晶容量CLと同様に、対向電極VPに接続される。 こうして、上記データ信号線SL、から取込まれ、液晶 (a)で示す構造と同一工程で形成することができるの 20 容量CLに印加される電圧によって、液晶の透過率また は反射率が変調され、画像表示を行うことができる。 【0083】この図7で示すCSオンコモン構造は、走 査信号線GL、の容量を小さくでき、走査信号線駆動回 路G Dの負担が軽くなり、比較的大面積の画素アレイに 好適に実施される。

> 【0084】以上のように、本発明に従う走査信号線駆 動回路GDおよびデータ信号線駆動回路SDは、クロッ ク信号CKG、CKS等を発生する制御回路2や画像信 号処理回路などの外部回路からの入力信号レベルが、該 信号線駆動回路GD、SDの正常に動作する範囲であれ ば、如何なる電圧レベルであっても、各画素PIXへ は、それらの電界効果トランジスタSWの素子構造およ び画像信号レベルに対応した最適な駆動信号レベルとな るように、レベルシフタLS1,,LS2,;LS3, で変換して与える。したがって、上記外部回路にさらに インタフェイス回路等を付加する必要がなくなり、構成 の簡略化および低消費電力化を図ることができるととも に、画素PIXを最適な駆動信号レベルで駆動して、高 い表示品位を得ることができる。

> 【0085】また、レベルシフタLS1, , LS2, ; LS3、ならびにその後段のバッファBUF、およびサ ンプリング回路SMP、と、該レベルシフタLS1。, LS2, ; LS3, よりも前段の走査回路SRG, , S RS、および論理回路LOG、、LOS、との素子構造 を相互に異なるように構成するので、使用する電圧に対 応した耐圧を得ることができ、高い信頼性を得ることが

> 【0086】さらにまた、一般に、データ信号線駆動回 路SDの出力段(図3の例ではサンプリング回路SMP

界効果トランジスタSWは片チャネル(図7の例ではNチャネル)構成である。したがって、高電位レベルの出力時に要求される高電位側電圧は、データ信号線駆動回路SDよりも走査信号線駆動回路GDの方が高くなる。また、電界効果トランジスタSWの方が上記出力段よりも画像データDATを保持すべき期間が長い(電界効果トランジスタSWは1フィールド、データ信号線駆動回路SDの出力段は1水平走査周期)ために、低電圧レベルの保持時に要求される低電位側電圧は、データ信号線駆動回路SDよりも走査信号線駆動回路GDの方が低くなる。

【0087】したがって、本発明のようにデータ信号線駆動回路SDの一方の駆動電圧(図3の例では5V)を固定して、該データ信号線駆動回路SDの他方の駆動電圧(0V)および走査信号線駆動回路GDの駆動電圧をシフトさせる方が、走査信号線駆動回路GDの一方の駆動電圧を固定して他の3つの駆動電圧をシフトさせるよりも、レベルシフタLS1,,LS2,;LS3,における最大シフト量を小さくすることができる。

【0088】たとえば、図1および図4で示す走査信号線駆動回路GDの場合には、レベルシフタLS2,におけるシフト量は-8Vであるのに対して、該走査信号線駆動回路GDの一方の駆動電圧、たとえば高電位側の5Vを固定した場合には、上記レベルシフタLS2,のシフト量は、-13Vとする必要がある。このようにレベルシフタLS1,、LS2,;LS3,でのシフト量が大きくなると、動作が不安定になったり、信号遅延が増大する恐れがあるのに対して、本発明の走査信号線駆動回路GD、SDのように、データ信号線駆動回路SDの一方の電位を固定することによって、そのような不具合も解消することができる。

【0089】本発明の実施の他の形態について、図8~図10に基づいて説明すれば以下のとおりである。

【0090】図8は、本発明の実施の他の形態の液晶表示装置11の概略的構成を示す正面図である。この液晶表示装置11では、上記信号線駆動回路GD、SDは、画素アレイARYとともに共通の基板12上に一体で形成されている。上記図11で示す液晶表示装置1では、上記画素PIXの電界効果トランジスタSWは非晶質シリコンから成り、信号線駆動回路GD、SDは、画素アレイARYに外付けの集積回路で構成されている。

【0091】これに対して、近年の大画面化に伴う上記電界効果トランジスタSWの駆動力向上や、該信号線駆動回路GD、SDの実装コストの低減、さらには実装に対する信頼性等の要求から、石英基板上に多結晶シリコン薄膜を用いて、モノリシックに上記画素アレイARYと信号線駆動回路GD、SDとを形成する技術が報告されている。さらに、より大画面化および低コスト化を目指して、ガラス基板を用い、そのガラスの歪点である約600℃以下のプロセス温度で、電界効果トランジスタ

SWを多結晶シリコン薄膜で形成することも試みられている。したがって、この液晶表示装置11は、このようにガラスから成る基板12上に画素アレイARYと信号線駆動回路GD、SDとを一体で形成し、この基板12に上記制御回路2および電源電圧発生回路13を接続している。

【0092】上記電源電圧発生回路13は、上記データ信号線駆動回路SDへは、端子VSHからハイレベルの電圧5Vを出力し、端子VSLからローレベルの電圧-5Vを出力する。基板12には、端子COMからの0Vの共通電圧が与えられるとともに、端子VPから、上記対向電極VPの電圧0V/5Vが与えられる。

【0093】これに対して、走査信号線駆動回路GDへは、端子VGHからハイレベルの電圧10Vを出力し、また端子VGLからはローレベルの電圧、上記-8Vまたは-3Vを出力する。これは、対向電極VPの電圧レベルを上記0V/5Vと変化させて交流駆動を行うことに対応するためであり、走査信号線GL、の高電位側の電圧レベルは10Vのままであるけれども、低電位側の電圧レベルを、上記対向電極VPの電圧レベルが0Vであるときには-8Vとし、対向電極VPの電圧レベルが5Vのときには-3Vとするためである。もちろん、この他に、走査回路SRG、、SRS、および論理回路LOG、、LOS、などを駆動するための電源(0V/5V)が、信号線駆動回路GD、SDに供給される。

【0094】この液晶表示装置11における画素PIXの構成は、たとえば図9で示されている。各画素PIXは、大略的に、電界効果トランジスタSWと、液晶容量CLおよび補助容量CSから成る画素容量とから構成されている。電界効果トランジスタSWのゲートは上記走査信号線GLiに接続され、ドレインはデータ信号線SLiに接続され、ドレインはデータ信号線SLiに接続され、ソースは上記液晶容量CLおよび補助容量CSの一方の電極に接続されている。液晶容量CLの他方の電極である対向電極VPには、上記電源電圧発生回路13から、駆動電圧5V/0Vが印加される。また、補助容量CSの他方の電極は、隣接する走査信号線GLi-1に接続されている。

【0095】このように構成される、いわゆるCSオンゲート構造の画素PIXでは、対向電極VPの交流駆動に併せて、補助容量CSの他方の電極である走査信号線GL、も、同周期、かつ同振幅で交流駆動する必要がある。このため、走査信号線駆動回路GDのオフレベルに相当する電圧、この図9の例では電界効果トランジスタSWがNMOS構成であるので、低電位側の駆動電圧を、上記周期で変動させる必要がある。

【0096】たとえば、交流周期が2フィールド期間であるときには、奇数フィールドは偶数フィールドよりも低電位側の駆動信号レベルが低くされ、また交流周期が2水平走査期間の場合には、奇数ラインは偶数ラインよりも低電位側の駆動信号レベルが低くされる。このよう

に、低電位側の駆動信号レベルを変化させるためには、 上述のように電源電圧発生回路 13からレベルシフタし S2, に入力される電源電圧を変化させることによっ て、該レベルシフタLS2、でのシフト量を変化するよ ろにしてもよい。

【0097】とのように対向電極VPを交流駆動すると とによって、データ信号線SL、に出力すべき画像デー タDATの振幅を小さくし、データ信号線駆動回路SD の消費電力を低減することもできる。

【0098】図10は、上述のような液晶表示装置11 10 の動作を説明するための波形図である。この液晶表示装 置11の電源電圧発生回路13は、たとえば奇数フィー ルドと偶数フィールドとで、端子VGLから電源ライン PL3への出力電圧を、前述のように-8Vと-3Vと に切換えを行う。したがって、-8Vとする奇数フィー ルドでは前述の図2と同様の動作となり、これに対して -3 Vとする偶数フィールドでは、この図 1 0 で示すよ ろになる。図10(a)~図10(g)は、それぞれ前 述の図2(a)~図2(g)に対応している。偶数フィ ールドでは、対向電極の電圧VPが5Vとなるのに対応 20 側および低電位側の両方の電圧レベルをシフトし、デー して、レベルシフタLS2、からの出力電圧の低電位側 は-3Vとなり、これによって走査信号線GL<sub>1</sub>の駆動 電圧は、-3V/10Vとなる。

【0099】とのようにして、図9で示すように補助容 量CSの他方の端子を隣接する走査信号線GL,, に接 続することによって共通電極の引回しを少くし、開口率 を高くすることができるCSオンゲート構造の画素Pl Xを交流駆動するにあたって、電界効果トランジスタS ₩のオフ時のレベルを適応させることができ、高い品位 の表示を行うことができる。

【0100】なお、本発明は、液晶表示装置1,11に 限らず、走査信号線GL、とデータ信号線SL、とで区 分されたマトリクス配列された領域に画素PIXが形成 され、かつその画素PIX内にスイッチング素子を備え て構成されるマトリクス型の表示装置に好適に実施する ことができる。また、上述の駆動電圧および駆動信号レ ベルは、一例であり、素子構造および画像データDAT の振幅レベルに対応して、適切な値に選ばれることは言 うまでもない。

査信号線駆動回路GDが第1および第2のレベルシフタ である、レベルシフタLS1、・LS2、を備え、デー タ信号線駆動回路SDが第3のレベルシフタであるLS 3、を備えている構成となっているが、これに限るもの ではない。本発明は、データ信号線駆動回路SDが、レ ベルシフタLS1・LS2を備え、走査信号線駆助回路 GDがレベルシフタLS3を備える構成でもよい。すな わち、データ信号線駆動回路SDが、LS3,に代えて レベルシフタLS1、・LS2、を備え、走査信号線駆

備えている構成でもよい。また、データ信号線駆動回路 SDが、LS3, に代えてレベルシフタLS1, ・LS 2, を備え、これら信号線駆動回路GD・SDのそれぞ れがレベルシフタLS1・LS2を備えている構成でも よい。ただし、これらのように、データ信号線駆動回路 SDがレベルシフタLS1、・LS2、を備える構成と する場合には、データ信号線駆動回路SDと走査信号線 駆動回路GDとの駆動信号レベルの違いを考慮しなけれ ばならない。すなわち、データ信号線を駆動するための 最適な駆動信号レベルが得られるように、レベルシフタ LS1、・LS2、による信号レベルのシフトの量を調 整するととが必要である。同様に、走査信号線駆動回路 GDがレベルシフタLS3、を備える構成とする場合に も、走査信号線を駆動するための最適な駆動信号レベル が得られるように、レベルシフタLS3、による信号レ ベルのシフトの量を調整することが必要である。

【0102】また、本発明のマトリクス型画像表示装置 は、走査信号線駆動回路GDは、上記2段のレベルシフ タLS1, ・LS2, を備えて入力信号レベルの高電位 タ信号線駆動回路SDは、入力信号レベルの高電位側ま たは低電位側のいずれか一方の電圧レベルをシフトする レベルシフタLS3、を有する構成でもよい。この構成 においても、上記した液晶表示装置1,11に好適に応 用することができる。

【0103】また、本発明のマトリクス型画像表示装置 は、画素PIXは、走査信号によって選択されると、ス イッチング素子S♥が画像データを取り込んで画素容量 の一方の電極に与え、この画素容量を構成する補助容量 30 CSの他方の電極は隣接する走査信号線GL, に接続さ れ、この画素容量の一方の電極と他方の対向電極との間 に電圧を印加することによって表示媒体を駆動して画像 表示を行い、上記対向電極は、その電圧レベルが予め定 める周期で交流駆動され、走査信号線駆動回路GDは、 2段のレベルシフタLS1,・LS2,を備え、いずれ かのレベルシフタの電圧シフト量が上記周期毎に変化す る構成としてもよい。

[0104]

【発明の効果】請求項1の発明に係るマトリクス型画像 【0101】また、上記実施の形態1および2では、走 40 表示装置は、以上のように、走査信号線駆動回路または データ信号線駆動回路の少くともいずれか一方は、その 出力段に、相互に直列に接続された2段のレベルシフト 回路を備え、制御回路や画像信号処理回路などの外部回 路からの低電圧をそのまま入力しても、上記レベルシフ ト回路によって、出力信号の電圧レベルを低電位側およ び高電位側ともに最適なレベルにシフトする。

【0105】それゆえ、上記外部回路の負担を軽くし て、構成の簡略化および低消費電力化を図ることができ るとともに、駆動回路構成や表示媒体などに適応した最 動回路 ${f GD}$ が、 ${f LS1}$ ,・ ${f LS2}$ ,に代えて ${f LS3}$ ,を  ${f 50}$  適な駆動電圧を得ることができ、表示品位を向上するこ

とができる。

【0106】また、請求項2の発明に係るマトリクス型画像表示装置は、以上のように、上記走査信号線駆動回路とデータ信号線駆動回路との駆動信号レベルはそれぞれ最適化されて相互に異なり、これに対して、クロック信号やスタートパルスなどのこれらのデータ信号線駆動回路および走査信号線駆動回路への入力信号は相互にそのレベルが揃えられている。

23

【0107】それゆえ、上記外部回路の出力電圧ならびに走査信号線駆動回路およびデータ信号線駆動回路の駆動信号レベルを最適化しても、上記外部回路の出力側に、それらの出力電圧とデータ信号線駆動回路および走査信号線駆動回路の入力電圧とを整合させるためのレベル変換回路などを付加する必要がなくなり、上記外部回路の負担を軽減することができる。

【0108】さらにまた、請求項3の発明に係るマトリクス型画像表示装置では、以上のように、上記走査信号線駆動回路は、通常、画像データをデータ信号線に出力するデータ信号線駆動回路はCMOS構成となっているのに対して、各画素に設けられ、画像データの書込みを行うスイッチング素子はNMOS構成であり、走査信号線駆動回路の駆動電圧よりも大きな電圧振幅が要求されるのに対応して、上記走査信号線駆動回路の高電位側および低電位側の両方の電圧レベルをシフトし、これに対して、上記データ信号線駆動回路は、上記データ信号線駆動回路の高電位側または低電位側のいずれか一方の電圧レベルをシフトする。

【0109】それゆえ、データ信号線駆動回路におけるシフトさせない他方の入力信号レベルを基準として、走 30 査信号線駆動回路のいずれか一方の入力信号レベルを基準とするよりも、レベルシフト回路における最大シフト 量を小さくすることができ、回路への負担を小さくすることができる。

【0110】また、請求項4の発明に係るマトリクス型画像表示装置では、以上のように、画素容量を構成する補助容量の他方の電極を隣接する走査信号線に接続するようにした、いわゆるCSオンゲート構造の画素構成とし、表示媒体の交流駆動の周期で、走査信号線駆動回路の駆動電圧のいずれか一方の電圧レベルを変動させる。【0111】それゆえ、上記CSオンゲート構造では、走査信号線のオフ電圧レベルを対向電極の交流駆動と同期して、同振幅で変動させる必要があるのに対して、上記オフレベルである上記一方の電圧レベルを変動させるとによって、走査信号線のレベルを所望とする波形として駆動することができる。

【0112】さらにまた、請求項5の発明に係るマトリクス型画像表示装置は、以上のように、上記レベルシフト回路を備える信号線駆動回路において、上記出力段に設けられる該レベルシフト回路を構成するトランジスタ

は、その前段側の回路を構成するトランジスタと素子構造を変えるととによって、耐圧が高くなっている構成である。

【0113】この素子構造の相違は、例えばレベルシフト回路のトランジスタをオフセット構造とすることで実現できる。もしくは請求項6で示すようにチャネル長を長くすることによっても、このトランジスタの耐圧を高くすることができる。この場合、請求項7に示すように、このトランジスタのチャネル長は、その前段側の回路を構成するトランジスタのチャネル長の1.5~3倍の長さであることが好ましい。

【0114】また、請求項8で示すように、レベルシフト回路のトランジスタにおけるゲート絶縁膜の膜厚を厚くすることによって、このトランジスタの耐圧を高くすることができる。この場合、請求項9に示すように、このトランジスタのゲート絶縁膜の膜厚は、その前段側の回路を構成するトランジスタのゲート絶縁膜の膜厚の1.25倍から2.5倍であることが好ましい。

【0115】また、請求項10で示すように、レベルシフト回路を構成するトランジスタを、チャネル領域とソース領域およびドレイン領域との間に不純物濃度の低い領域を有する、いわゆるLDD構造としても、このトランジスタの耐圧を高くすることができる。この場合、請求項11に示すように、このトランジスタにおける不純物濃度の低い領域では、面積あたりの不純物ドーピング量が1×10<sup>11</sup>~1×10<sup>11</sup>/c m² であることが好ましい。

【0116】上記のように、レベルシフト回路の耐圧を高くすれば、レベルシフト回路と、その後段側の回路とに、ともに高い信頼性を得ることができる。

【0117】また、請求項12の発明に係るマトリクス型画像表示装置は、以上のように、上記走査信号線駆動回路またはデータ信号線駆動回路の少くともいずれか一方を構成するトランジスタを、絶縁基板上に上記画素を構成するトランジスタとともに、多結晶シリコン薄膜でモノリシックに形成する。

【0118】それゆえ、画素と駆動回路とを同一のプロセスで形成することができ、製造コストを低減することができる。

40 【図面の簡単な説明】

【図1】本発明の実施の一形態の走査信号線駆動回路の 電気的構成を示すブロック図である。

【図2】図1で示す走査信号線駆動回路の動作を説明するための波形図である。

【図3】本発明の実施の一形態のデータ信号線駆動回路 の電気的構成を示すブロック図である。

【図4】図1で示す走査信号線駆動回路におけるレベルシフタの具体的構成を示す電気回路図である。

【図5】図4で示すようなレベルシフタを実現するため 50 の素子構造を、模式化して示す断面図である。

【図6】図1で示す走査信号線駆動回路および図3で示すデータ信号線駆動回路における走査回路の一構成例を示す電気回路図である。

【図7】本発明の実施の一形態の液晶表示装置における 画素の電気的構成を模式的に示す電気回路図である。

【図8】本発明の実施の他の形態の液晶表示装置の概略 的構成を示す正面図である。

【図9】図8で示す液晶表示装置における画素の電気的 構成を模式的に示す電気回路図である。

【図10】図8で示す液晶表示装置における走査信号線 10 駆動回路の動作を説明するための波形図である。

【図11】一般的な液晶表示装置の概略的構成を示す正面図である。

【図12】典型的な従来技術の液晶表示装置におけるデータ信号線駆動回路の電気的構成を示すブロック図である。

【図13】典型的な従来技術の液晶表示装置における走査信号線駆動回路の電気的構成を示すブロック図である。

【符号の説明】

\*1 液晶表示装置(マトリクス型画像表示装置)

26

2 制御回路

11 液晶表示装置(マトリクス型画像表示装置)

12 基板

13 電源電圧発生回路

ARY 画素アレイ

BUF, バッファ

CL 液晶容量

CS 補助容量

GD 走査信号線駆動回路

GL, 走査信号線

LS1, レベルシフタ (レベルシフト回路)

LS2, レベルシフタ(レベルシフト回路)

LS3, レベルシフタ(レベルシフト回路)

SD データ信号線駆動回路

SL、 データ信号線

SMP, サンプリング回路


SRG, 走査回路


SRS, 走查回路

\*20 SW 電界効果トランジスタ


【図1】

【図5】







【図3】





[図4]






[図8]







【図11】



【図12】



【図13】



dien water and a state of the s